首页> 外文OA文献 >Simple Noise Margin Model for Optimal Design of Unipolar Thin-Film Transistor Logic Circuits

【2h】

Simple Noise Margin Model for Optimal Design of Unipolar Thin-Film Transistor Logic Circuits

机译：用于单极薄膜晶体管逻辑电路优化设计的简单噪声裕度模型

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Cui, Q; Si, M; Sporea, Radu; Guo, X;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种 {"code":"en","name":"English","id":9}
中图分类

相似文献

外文文献
中文文献
专利

1. Simple Noise Margin Model for Optimal Design of Unipolar Thin-Film Transistor Logic Circuits [J] . Cui Q., Si M., Sporea R.A., Electron Devices, IEEE Transactions on . 2013,第5期

机译：用于单极薄膜晶体管逻辑电路优化设计的简单噪声裕度模型
2. Analytical Models for Delay and Power Analysis of Zero- (V_{mathrm {GS}}) Load Unipolar Thin-Film Transistor Logic Circuits [J] . Cui Q., Sporea R.A., Liu W., Electron Devices, IEEE Transactions on . 2014,第11期

机译：零- （V_ {mathrm {GS}}）
3. CMOS-Like Logic Circuits With Unipolar Thin-Film Transistors on Flexible Substrate [J] . Li Qing, Lee Czang-Ho, Asad Mohsen, IEEE Transactions on Electron Devices . 2020,第2期

机译：CMOS样逻辑电路，柔性基板上的单极薄膜晶体管
4. Deterministic and continuous control of the threshold voltage and noise margin of organic thin-film transistors and organic complementary circuits using mixed phosphonic acid self-assembled monolayer gate dielectrics [C] . Zschieschang U., Ante F., Schlorholz M., Device Research Conference: Conference Digest . 2009

机译：确定性和连续性地控制使用混合膦酸自组装单层栅极电介质的有机薄膜晶体管和有机互补电路的阈值电压和噪声容限
5. Behavioral modeling of zinc-oxide, thin-film, field-effect transistors and the design of pixel driver, analog amplifier, and low-noise RF amplifier circuits. [D] . Calder, Leroy Alfred, III. 2010

机译：氧化锌，薄膜，场效应晶体管的行为建模以及像素驱动器，模拟放大器和低噪声RF放大器电路的设计。
6. Noise- and stimulus-dependence of the optimal encoding nonlinearities in a simple ON/OFF retinal circuit model [O] . Braden A W Brinkman, Alison Weber, Fred Rieke, 2014

机译：简单的开/关视网膜电路模型中最佳编码非线性的噪声和刺激依赖性
7. Analytical models for delay and power analysis of zero-V load unipolar thin-film Transistor Logic Circuits [O] . Cui Q, Liu W, Guo X, 2014

机译：零伏负载单极薄膜晶体管逻辑电路的延迟和功率分析的分析模型
8. Static and Dynamic Performance of Micropower Transistor Logic Circuits. Part II. Micropower Logic Circuit Design [R] . Wagner, L. F., Meindl, J. D. 1967

机译：微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计

Simple Noise Margin Model for Optimal Design of Unipolar Thin-Film Transistor Logic Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅